︿
Top

記憶體技術專利訴訟LIMESTONE MEMORY SYSTEMS LLC控告宏碁、聯想

瀏覽次數:2289| 歡迎推文: facebook twitter wechat twitter twitter

科技產業資訊室 (iKnow) - Michael 發表於 2015年5月4日

剛於今年(2015)2月在美國加州設立而營業處所設於該州的專利授權公司LIMESTONE MEMORY SYSTEMS LLC (下稱LIMESTONE),於今年4月23日向美國加州中區聯邦地方法院控告我國電腦設備大廠宏碁之美國分公司Acer America Corporation(下稱宏碁)所使用、為販賣之要約、進口和/或販賣之記憶體產品,侵害LIMESTONE所擁有有關記憶體技術之五件專利。同一天,LIMESTONE也在同一法院控告惠普、聯想、戴爾、金士頓、OCZ、創見和PNY共七家廠商,有關雙倍資料率動態隨機存取記憶體(DDR)或固態硬碟(SSD)等產品 (詳如表一)侵害LIMESTONE所擁有有關記憶體技術之該些專利。

原告所主張受侵害之專利共五件:

 

  • 第一件為於1998年9月8日公告獲准的美國第5,805,504號專利「Synchronous semiconductor memory having a burst transfer mode with a plurality of subarrays accessible in parallel via an input buffer (具有以經由輸入緩衝器平行地存取的一群次陣列之一突發轉移模式的同步半導體記憶體)」(參表三),共有4項專利請求項(其中1項為獨立項);本件專利有加速資料寫入操作和增加突發轉移頻率的優點。
  • 第二件為於1999年4月13日公告獲准的美國第5,894,441號專利「Semiconductor memory device with redundancy circuit (具有冗餘電路的半導體記憶體)」(參表四),共有15項專利請求項(其中2項為獨立項);本件專利有先決缺陷可藉接至一冗餘行解碼器之位元線群而再生、於未增加冗餘記憶體單元陣列面積下改善用於消除先決缺陷之電路設計及改善缺陷消除效率因而改善良率等優點。
  • 第三件為於1999年8月24日公告獲准的美國第5,943,260號專利「Method for high-speed programming of a nonvolatile semiconductor memory device (用於高速程式化非揮發半導體記憶體裝置之方法)」(參表五),共有5項專利請求項(其中1項為獨立項);本件專利有藉執行多值寫入操作而縮短平行寫入時間的優點。
  • 第四件為於2001年5月15日公告獲准的美國第6,233,181號專利「Semiconductor memory device with improved flexible redundancy scheme (有改良過靈活備份方案之半導體記憶體裝置)」(參表六),共有7項專利請求項(其中1項為獨立項);本件專利有既然減少備份解碼器而壓抑陣列面積的增加、以備份線確保缺陷線的有效再生及於正常記憶單元存取的時間內防止內部時序不一致的產生等優點。
  • 第五件為於2004年2月24日公告獲准的美國第6,697,296號專利「Clock synchronous semiconductor memory device (時脈同步之半導體記憶體裝置)」(參表七),共有20項專利請求項(其中3項為獨立項);本件專利有所需型態之輸入緩衝器可簡單地利用,因而降低製造成本之優點。

 

LIMESTONE MEMORY SYSTEMS LLC於2015年初設立後,先於2月從知名專利授權公司Acacia Research Group, LLC(下稱Acacia)受讓本案系爭專利中之三件美國專利US 5,805,504、US 5,894,441和US 5,943,260,該些專利之原申請人為NEC公司,先讓與瑞薩(RENESAS) 電子公司(下稱瑞薩電子),再轉讓予Acacia並即時讓與給LIMESTONE,並立即於今年2月17日向同一法院控告除本案被告在內的八家廠商及美光科技,主張該些廠商之雙倍資料率動態隨機存取記憶體(DDR)或固態硬碟(SSD)等產品(詳如表二)侵害LIMESTONE所擁有之該三件專利。

2010年瑞薩電子與 Acacia建立策略專利授權結盟關係後,由雙方共同自瑞薩電子4萬多項專利及專利應用組合中所挑選出之專利,交由Acacia進行專利授權[註一],2014年更加強了雙方的專利夥伴關係[註二],而此案無疑是雙方合作而交由LIMESTONE主導之專利信託案件,希望藉瑞薩電子之有價值的專利,由訴訟將專利無形資產轉化成現金,創造雙贏[註三]。

另外兩件本案系爭專利US 6,233,181和US 6,697,296,原申請人為三菱電機公司,先讓與瑞薩(RENESAS) 電子公司,再轉讓予Acacia並於今年4月讓與給LIMESTONE,LIMESTONE受讓後旋即發動本案。

從瑞薩電子與 Acacia Research 所建立策略專利授權結盟關係來看,並不令人意外;惟和前案相較,除被告大多相同外,系爭專利和系爭產品也大多重複。從LIMESTONE重新選擇本案被告和調整專利訴訟策略,不排除LIMESTONE會繼續拿出不同專利來攻擊目標大肥羊。本網站推測專利大蟑螂(NPE)Acacia藉由手握源源不斷專利武器,出招攻擊目標大肥羊,逼他們就範付出過路錢。這類型的Acacia商業模式,結合日落西山的科技大廠的基礎專利,然後一起攻擊尚未累積足夠專利的新進入者(如:Google、Apple)或辛苦代工的廠商(如:台灣廠商)或是品牌廠商(如:聯想、華碩、三星、宏碁),這就是最令人頭疼的專利蟑螂的攻擊模式。(2500字;表3)

表一、專利訴訟案件基本資料:Limestone Memory Systems LLC v. Acer America Corporation et. al.
訟案名稱 Limestone Memory Systems LLC v. Acer America Corporation et. al.
提告日期 2015/4/23
原告 Limestone Memory Systems LLC
訴訟法院 California Central District Court
案由 35:284 Willful Infringement
產業分類 半導體
技術分類 記憶體
產品分類 雙倍資料率動態隨機存取記憶體(DDR) 固態硬碟(SSD)
關鍵字 Memory (記憶體);DDR (雙倍資料率動態隨機存取記憶體);SSD (固態硬碟);LIMESTONE MEMORY SYSTEMS LLC;Acacia Research Group, LLC;Willful Infringement (惡意侵權)
轉讓專利 NO
第一組
系爭專利 US5,805,504 US5,894,441 US5,943,260 US6,233,181 US6,697,296
被告1 Acer America Corporation
案號 8:15-cv-00653
系爭產品(4) DRAM chips DDR3, DDR4, LPDDR3, LRPDDR4 DRAM chips DDR2, DDR3, DDR Multi-level cell, triple-level cell flash memory chips DRAM chips DDR2, DDR3, DDR4, LPSDR, LPDDR, LPDDR2, LPDDR3, LPDDR4 GDDR5, RLDRAM
被告2 Hewlett Packard Company
案號 8:15-cv-00652
系爭產品(13) Z420 Workstation with Micron C400 256GB mSATA SSD Chips DDR2, DDR3, DDR4 Z820 Workstation with Micron RAM Triple-level cell flash memory chips Chips DDR2, DDR3, DDR4, LPSDR, LPDDR, LPDDR2, LPDDR3, LPDDR4 GDDR5, RLDRAM BL870c PC server EliteBook 840 with with Micron C300 or C400 SSD
被告3 Lenovo United States Inc.
案號 8:15-cv-00650
系爭產品(7) Ideapad Yoga 13 with Micron C400 128GB mSATA SSD ThinkPad T430s with Micron C400 256GB mSATA SSD Chips DDR2, DDR3, DDR4, LPSDR, LPDDR, LPDDR2, LPDDR3, LPDDR4 GDDR5, RLDRAM Chips DDR3, DDR4, LPDDR3, LRPDDR4 System x3550 M5 with Micron M500DC Enterprise Value SATA SSD Triple-level cell flash memory chips Chips DDR2, DDR3, DDR4
被告4 Dell Inc.
案號 8:15-cv-00648
系爭產品(20) PowerEdge T620 Blade Server with Micron P320h PCIe SSD drive Precision T3610 Workstation with Micron P320h PCIe SSD drive Precision Rack 7810 Workstation with Micron P420m PCIe SSD drives PowerEdge R820 Rack Server with Micron P320h PCIe SSD drive Alienware 17 Laptop with Micron 4GB PC3L-12800 RAM Multilevel cell, Triple-level cell flash memory chips Precision T7810 Workstation with Micron P420m PCIe SSD drives
被告5 Kingston Technology Co Inc.
案號 8:15-cv-00654
系爭產品(6) DRAM chips DDR2, DDR3, DDR4 DRM chips DDR2, DDR3,DDR4, LPSDR, LPDDR, LPDDR2, LPDDR3, LPDDR4 GDDR5, RLDRAM DRAM chips DDR3, DDR4, LPDDR3, LRPDDR4 DRAM chips DDR2, DDR3, DDR4, LPSDR, LPDDR, LPDDR2, LPDDR3, LPDDR4 GDDR5, RLDRAM Multi-level cell, Triple-level cell flash memory chips SSDNow V300 Solid State Drive
第二組
系爭專利 US5,805,504 US5,894,441 US6,233,181 US6,697,296
被告 OCZ Storage Solutions, Inc.
案號 8:15-cv-00658
系爭產品(3) ARC 100 Solid State Drive digital data storage device with DDR2, DDR3, DDR4 chips ARC 100 Solid State Drive digital data storage device with DDR3, DDR4, LPDDR3, LRPDDR4 chips ARC 100 Solid State Drive digital data storage device with DDR2, DDR3, DDR4, LPSDR, LPDDR, LPDDR2, LPDDR3, LPDDR4 GDDR5, RLDRAM chips
第三組
系爭專利 US5,943,260
被告1 Transcend Information, Inc.
案號 8:15-cv-00657
系爭產品(3) SJM500 StoreJet for Mac MTS800 SATA III 6Gb/s M.2 SSD. SSD370 SATA III 6Gb/s SSDARC 100 Solid State
被告2 PNY Technologies, Inc.
案號 8:15-cv-00656
系爭產品(2) XLR8 Solid State Drive Multi-level cell, Triple-level cell flash memory chipsMTS800 SATA III 6Gb/s M.2 SSD. SSD370 SATA III 6Gb/s SSDARC 100 Solid State
訴狀下載 download.gif
  Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 
 
表二、專利訴訟案件基本資料:Limestone Memory Systems LLC v. Micron Technology, Inc. et. al.
訟案名稱 Limestone Memory Systems LLC v. Micron Technology, Inc. et. al.
提告日期 2015/2/17
原告 Limestone Memory Systems LLC
訴訟法院 California Central District Court
案由 35:284 Willful Patent Infringement
系爭專利 US5,805,504 US5,894,441 US5,943,260
被告(13) Acer America Corporation Dell Incorporated Hewlett-Packard Kingston Technology Company Kingston Technology Company Lenovo United States Micron Technology Incorporated OCZ Storage Solutions Incorporated OCZ Storage Solutions Incorporated PNY Technologies Incorporated PNY Technologies Incorporated Transcend Information Incorporated Transcend Information Incorporated
案號 8:15-cv-00278
系爭產品(28) Precision Tower 5810, Precision Tower 7810, Precision Rack 7910 workstations Ideapad Yoga 13 Thunderbolt SJM500, SSD370, MTS800 Integrity Server BL870c PC server Precision T3610, Precision Tower 7810, Precision T7610, Precision Rack 7910, Precision Rack 7810, Precision Tower 5810, Precision T5610 workstations DDR3 SSDNow V300 solid state drive Inspiron 14 7437 laptop EliteBook 740 G1 Notebook PC EliteBook 8760w, EliteBook 840 notebooks DDR2 DDR4 PowerEdge M620, PowerEdge M820 blade servers ThinkPad T430s Jet Flash 790 PowerEdge R620, PowerEdge R720, PowerEdge R820 rack servers Precision T3610, Precision Tower 7810, Precision T7610, Precision Rack 7910, Precision Rack 7810, Precision Tower 5810, Precision T5610 workstations XPS13, Alienware 17 laptops Zbook 14 mobile workstation XLR8 solid state drive Flash memory chips incorporating multi-level cell and triple-level cell technology Ideapad Yoga 13 laptop System x3550 M5 server X820 blade server Z620, Z420 workstations PowerEdge R620, PowerEdge R720, PowerEdge R820 rack servres Aspire S3 Arc 100 series solid state drive
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05   
 
表三(1)、系爭專利基本資料及代表圖示US5,805,504
專利名稱 Synchronous semiconductor memory having a burst transfer mode with a plurality of subarrays accessible in parallel via an input buffer
公告號 US5,805,504A
出版類型 授權
申請書編號 US 08/758,367
發佈日期 1998年09月08日
申請日期 1996年11月29日
優先權日期 1995年11月29日
發明人 Mamoru Fujita
原專利權人 NEC Corporation
目前專利權人 LIMESTONE MEMORY SYSTEMS LLC
圖示 pclass_11063a_20150504.gif
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 
 
 表三(2)、系爭專利US5,805,504 Claim 1請求項解析
A semiconductor memory having a burst mode transfer function, comprising:
一種半導體記憶體,具有一突發模式轉移函數,包含:
a plurality of memory cell sub-arrays which are accessible in parallel and simultaneously;
可平行地和同時地存取之一群記憶體單元次陣列;
a plurality of internal data buses for inputting and outputting data to and from said plurality of memory cell sub-arrays, in parallel; and
用於自和從該群記憶體單元次陣列平行地輸入和輸出資料之一群內部資料匯流排;及
an input buffer circuit receiving an external data signals continuously and sequentially in time in synchronism with a reference clock signal, for converting said receiving serial data into a parallel data under control of an external command signal and an external address signal, so as to distribute said parallel data to said plurality of internal data buses,
一輸入緩衝電路持續地接收一外部資料訊號和順序及時地與依參考時脈信號同步,用於在一外部指令信號和一外部位址信號的控制下轉換該所接收串列資料成為平行資料,以便分配該平行資料至該群內部資料匯流排,
the input buffer circuit including a shift register circuit composed of a plurality of cascade-connected registers and for latching and shifting said external data signals only in response to said reference clock signal, said cascade-connected registers outputting, in parallel, said data latched in said respective registers, and a register output selecting means receiving said data signals outputted in parallel from said cascade-connected registers, for distributing said received parallel data signals, in parallel, to said plurality of internal data buses in accordance with said external address signal.
該輸入緩衝電路包含由一群疊接暫存器所組成且只對該參考時脈信號反應而用於閂鎖和移位該外部資料訊號之一移位暫存器電路,該疊接暫存器平行地輸出於該各自暫存器中所閂鎖之該資料,以及接收從該疊接暫存器平行地所輸出之該資料信號之一暫存器輸出選擇裝置,用於依照該外部位址信號而平行地分配該所接收平行資料信號至該群內部資料匯流排。
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 
 
表三(3)、系爭專利US5,805,504家族
發明人 Mamoru Fujita  藤田真盛
申請人 NEC Corporation日本電気株式会社
公告號 申請日 專利名稱
JP2,817,685B2 1995-11-29 半導体メモリ
KR225189B1 1996-11-29 반도체 메모리
TW314626B 1996-11-29 具有猝發轉移模式之改良式半導體記憶體
JPH09-153278A 1996-11-29 半導体メモリ
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

 

表四(1)、系爭專利基本資料及代表圖示US5,894,441
專利名稱 Semiconductor memory device with redundancy circuit
公告號 US5,894,441A
出版類型 授權
申請書編號 US 09/050,354
發佈日期 1999年04月13日
申請日期 1998年03月31日
優先權日期 1997年03月31日
發明人 Shigeyuki Nakazawa
原專利權人 NEC Corporation
目前專利權人 LIMESTONE MEMORY SYSTEMS LLC
圖示 pclass_11063b_20150504.gif
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

表四(2)、系爭專利US5,894,441 Claim 1請求項解析
A semiconductor memory device comprising, a plurality of column selection lines, at least one redundant column selection line, a column decoder for activating one of said plurality of column selection lines in response to a column address, a first circuit generating a detection signal when the column address of a defective column selection line is supplied, and a second circuit activating said redundant column selection line in response to said detection signal and at least a part of said row address.
一種半導體記憶體裝置,包含:一群行選擇線、至少一冗餘行選擇線、用於對一行位址反應而致動該群行選擇線其一之行解碼器、當供給一瑕疵行選擇線的該行位址時來產生一偵測信號之一第一電路及對該偵測信號和至少一部分該列位址反應而致動該冗餘行選擇線之一第二電路。
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

表四(3)、系爭專利US5,894,441家族
發明人 Shigeyuki Nakazawa  中沢茂行
申請人 NEC Corporation日本電気株式会社
公開號 申請日 專利名稱
JPH10-275493A 1997-03-31 半導体記憶装置
CN1197986A 1998-03-31 具有冗余电路的半导体存储装置
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

 

表五(1)、系爭專利基本資料及代表圖示US5,943,260
專利名稱 Method for high-speed programming of a nonvolatile semiconductor memory device
公告號 US 5,943,260A
出版類型 授權
申請書編號 US 09/027,215
發佈日期 1999年08月24日
申請日期 1998年02月20日
優先權日期 1997年02月21日
發明人 Tsuyoshi Hirakawa
原專利權人 NEC Corporation
目前專利權人 LIMESTONE MEMORY SYSTEMS LLC
圖示 pclass_11063c_20150504.gif
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

 

表五(2)、系爭專利US5,943,260 Claim 1請求項解析
A method for programming a nonvolatile memory device having a plurality of memory cells grouped in a plurality of blocks, for storing multi-valued data represented as multi-valued threshold voltages, said method comprising the step of detecting a plurality of program data to be programmed in said memory cells in one of said blocks, and further, upon detecting a first value to be programmed in a first group of said memory cells in said one of blocks and a second value to be programmed in a second group of said memory cells in said one of blocks, the steps of consecutively applying a first programming voltage, which corresponds to said first value, to said first group and said second group maintained at a first potential, and applying a second programming voltage, which corresponds to said second value, to said second group.
一種方法,用於程式化具有群組成一群區塊之一群記憶體單元的非揮發記憶體裝置,用於儲存表示為多值閥值電壓之多值資料,該方法包含:偵測一群將於該區塊其一之該記憶體單元中被程式化之該程式資料的步驟,且更包含,根據偵測將於該區塊其一之該記憶體單元的第一群中被程式化之一第一值和將於該區塊其一之該記憶體單元的第二群中被程式化之一第二值,連續地利用對應於該第一值之一第一程式化電壓至維持於一第一電位之該第一群和該第二群及利用對應於該第二值之一第二程式化電壓至該第二群的多個步驟。
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

 

表五(3)、系爭專利US5,943,260家族
發明人 Tsuyoshi Hirakawa  平川剛
申請人 NEC Corporation日本電気株式会社
公開號 申請日 專利名稱
JP3159105B2 1997-02-21 不揮発性半導体記憶装置及びその書込方法
JPH10-241380A 1997-02-21 不揮発性半導体記憶装置及びその書込方法
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

 

表六(1)、系爭專利基本資料及代表圖示US6,233,181
專利名稱 Semiconductor memory device with improved flexible redundancy scheme
公告號 US 6,233,181A
出版類型 授權
申請書編號 US 09/251,352
發佈日期 2001年05月15日
申請日期 1999年02月17日
優先權日期 1998年06月09日
發明人 Hideto Hidaka
原專利權人 Mitsubishi Denki Kabushiki Kaisha
目前專利權人 LIMESTONE MEMORY SYSTEMS LLC
圖示 pclass_11063d_20150504.gif
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

表六(2)、系爭專利US6,233,181 Claim 1請求項解析
A semiconductor memory device, comprising:
一種半導體記憶體裝置,包含:
a plurality of first memory blocks each having a plurality of first normal memory cells arranged in a matrix of rows and columns, each of said plurality of first memory blocks including word lines provided corresponding to said rows, respectively, and the first memory blocks aligned in the column direction; and
一群第一記憶體區塊,其每一具有排列為列與行的陣列之一群第一正常記憶體單元,每一該群第一記憶體區塊包含各自地對應該列所提供之字元線,和該群第一記憶體區塊與該行的方向對齊;及
a plurality of first spare memory cells arranged in a matrix of rows and columns in a particular one of said plurality of first memory blocks, each row of said plurality of first spare memory cells being capable of replacing a defective row including a defective first normal memory cell in said plurality of first memory blocks.
該群第一記憶體區塊其特別之一而排列為列與行的陣列之一群第一備份記憶體單元,該群第一備份記憶體單元的每一列能夠取代包括於該群第一記憶體區塊中之一瑕疵第一正常記憶體單元之一瑕疵列。
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

表六(3)、系爭專利US6,233,181家族
發明人 Hideto Hidaka  日高秀人
申請人 RENESAS Tech Corporation  株式会社ルネサステクノロジ
公開號 申請日 專利名稱
US6449199B2 2001-03-06 Semiconductor memory device with improved flexible redundancy scheme
US6545931B2 2002-08-28 Semiconductor memory device with improved flexible redundancy scheme
US20030169631A1 2003-03-14 Semiconductor memory device with improved flexible redundancy scheme
JP2008-217984A 2008-04-30 半導体記憶装置
JP2000-067595A 1998-10-15 半導体記憶装置
JP4-804503B2 2008-04-30 半導体記憶装置
US20010009521A1 2001-03-06 Semiconductor memory device with improved flexible redundancy scheme
US20020196697A1 2002-08-28 Semiconductor memory device with improved flexible redundancy scheme
US6678195B2 2003-03-14 Semiconductor memory device with improved flexible redundancy scheme
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

 

表七(1)、系爭專利基本資料及代表圖示US6,697,296
專利名稱 Clock synchronous semiconductor memory device
公告號 US 6,697,296A
出版類型 授權
申請書編號 US 10/140,937
發佈日期 2004年02月24日
申請日期 2002年05月09日
優先權日期 2001年06月13日
發明人 Junko Matsumoto, Tadaaki Yamauchi, Takeo Okamoto
原專利權人 Renesas Technology Corp.
目前專利權人 LIMESTONE MEMORY SYSTEMS LLC
圖示 pclass_11063e_20150504.gif
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

表七(2)、系爭專利US6,697,296 Claim 1請求項解析
A semiconductor memory device comprising:
一種半導體記憶體裝置,包含:
a plurality of input buffers of different types or configurations from each other and coupled to a common internal node; and
分別為相互不同之型態或架構的一群輸入緩衝器,和耦合至一共同內部節點;及
program circuitry for generating a signal setting one of said plurality of input buffers to an operable state, said plurality of input buffers driving the internal node according to a received signal when an input buffer is set to the operable state.
用於產生設定該群輸入緩衝器之一至一操作態的信號之程式電路,當一輸入緩衝器被設定至一操作態時,根據一所接收信號而該群輸入緩衝器驅動該內部節點。
Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05 

表七(3)、系爭專利US6,697,296家族
發明人 Junko Matsumoto  松本淳子  Tadaaki Yamauchi 山内忠昭 Takeo Okamoto   岡本武郎
申請人 Mitsubishi Denki Kabushiki Kaisha三菱電機株式會社
公開號 申請日 專利名稱
US20020191480A1 2002-05-09 Clock synchronous semiconductor memory device
JP4726334B2 2001-06-13 半導体装置
CN101188136A 2002-05-13 時鐘同步型半導體記憶體
TW556211B 2002-05-09 半導體裝置
CN1391229A 2002-05-13 时钟同步型半导体存储器
KR2002095066A 2002-05-13 클럭 동기형 반도체 기억 장치
KR429349B1 2002-05-13 클럭 동기형 반도체 기억 장치
JP2002374164A 2001-06-13 半導体装置
DE10220968A1 2002-05-10 Taktsynchrone Halbleiterspeichervorrichtung
  Source:科技政策研究與資訊中心—科技產業資訊室整理,2015/05

 

 
 [註一] 
http://tw.renesas.com/press/news/2010/news20100824.jsp (瑞薩電子與 ACACIA RESEARCH 建立策略專利授權結盟關係)
 [註三]
 May 和 LCL,發光面板組件專利訴訟,Innovative Display Technologies 控告Dell等6間公司,科技產業資訊室2013
 
 
本網站相關連結:
 

 
歡迎來粉絲團按讚!
--------------------------------------------------------------------------------------------------------------------------------------------
【聲明】
1.科技產業資訊室刊載此文不代表同意其說法或描述,僅為提供更多訊息,也不構成任何投資建議。
2.著作權所有,非經本網站書面授權同意不得將本文以任何形式修改、複製、儲存、傳播或轉載,本中心保留一切法律追訴權利。