Imec團隊利用半導體製程實現超導量子位元的規模化製造

關鍵字：()；；；；；(；)；；

瀏覽次數：1238｜歡迎推文：

科技產業資訊室(iKnow) - 黃松勳發表於 2024年9月20日

圖、Imec團隊利用半導體製程實現超導量子位元的規模化製造

比利時微電子研究中心(Imec)的科學家們最近在《自然》期刊上發表了一項突破性研究，展示了使用12英吋(300 mm)矽晶圓製程製造超導量子位元(transmon)的新方法。這項研究不僅實現了超過100微秒的弛豫(relaxation)和相干(coherence)時間，更重要的是證明了利用工業級半導體製造技術可以大規模生產高性能量子位元的可能性。這一成果為量子處理器的擴展開闢了新的途徑。

傳統上，量子位元的製造主要依賴於實驗室規模的技術，如金屬剝離(metal lift-off)和電子束微影(e-beam lithography)。然而，Imec團隊採用了光學微影(optical lithography)和反應離子蝕刻(reactive-ion etching)等工業半導體製造技術，這些技術通常不用於量子運算製造，但能提供更好的可擴展性。研究結果顯示，這種方法實現了良率98.25%的功能量子位元生產，其性能可與傳統實驗室技術相媲美，同時具有更大的擴展潛力。

研究團隊強調，在追求量子運算優勢和最終實現容錯、糾錯的量子硬體的過程中，需要更多、更好的物理量子位元。儘管錯誤糾正碼和量子閘保真度的進步可以減少所需的物理量子位元數量，但對於實際應用而言，量子電腦上的物理量子位元數量很可能仍需超過一百萬個。這凸顯了開發可擴展製造方法的重要性。

Imec團隊採用了300 mm互補金屬氧化物半導體(CMOS)相容的重疊製程來製造約瑟夫森接面（JJs），這是超導量子位元的關鍵組件。利用掃描式電子顯微鏡(SEM)和穿透式電子顯微鏡(TEM)對這些約瑟夫森接面進行了檢測，以確認其結構完整性。在整個晶圓上，400個量子位元中有393個得到了完整檢測正常，展示了良率98.25%的功能量子位元生產。

研究人員觀察到晶圓上量子位元頻率和弛豫時間的變異性很小，證實了他們製程的可靠性。這種一致性對於大規模量子處理器的製造至關重要，因為它減少了每個量子位元所需的個別校準和調整，進而簡化了整體系統的複雜性。

使用標準半導體製程提供了多項優勢。這些方法允許更好的製程控制、更高的產量和可擴展性。此外，這種方法還為將這些量子位元整合到三維架構中開闢了可能性，這可能進一步提高量子處理器的複雜性和連接性。

然而，研究團隊也指出了目前方法的仍有一些局限性。他們確定電容界面處的二能級系統(two-level system, TLS)缺陷是退相干的主要來源，這可能影響量子位元的性能。研究還指出，進一步優化約瑟夫森接面的製造過程，特別是在勢壘氧化(barrier oxidation)方面，將是提高相干時間的必要步驟。

未來，研究團隊計劃整合其他的半導體加工技術，如化學機械拋光和矽溝槽，同時探索三維整合方法，以提高更複雜量子處理器的量子位元產量、均勻性和連接性。這些技術的整合將為製造日益複雜的量子處理器提供必要的產量、均勻性和連接性。

這項研究的重要性在於它為量子運算硬體的大規模製造鋪平了道路。透過證明工業級製程可以生產高性能量子位元，Imec團隊的工作為量子運算的商業化和實用化邁出了重要一步。這不僅有助於加速量子運算技術的發展，還可能促進量子運算與現有半導體產業的融合。隨著技術進步發展和優化，我們可以期待看到更大規模、更複雜的量子處理器的出現，這將為解決當前傳統電腦難以處理的複雜問題而開闢新的可能性。(1192字；圖1)

參考資料：
Researchers: Superconducting Qubit Technology Scales Up Using Industrial Fabrication. The Quantum Insider. 2024/09/19.
Advanced CMOS manufacturing of superconducting qubits on 300 mm wafers. Nature. 2024/09/18.

歡迎來粉絲團按讚！

--------------------------------------------------------------------------------------------------------------------------------------------