進入HBM4之後，邏輯和記憶體半導體界線逐漸被打破，晶圓代工廠在記憶體的角色愈來愈重要

關鍵字：()；()；(；)；()；()；()；()；

瀏覽次數：1666｜歡迎推文：

科技產業資訊室- 友子發表於 2024年9月16日

圖、進入HBM4之後，邏輯和記憶體半導體界線逐漸被打破，晶圓代工廠在記憶體的角色愈來愈重要

三星電子和SK海力士正在為性能最佳的第五代HBM3E高頻寬記憶體展開全面爭奪。如今隨著JEDEC宣布下一代 HBM4 規範已接近最終確定，這一被稱為遊戲規則改變者的HBM4，將徹底改變，邏輯半導體和記憶體半導體之間的界限。

因為以往記憶體晶片是由三星、SK海力士和美光等廠商生產。至於邏輯晶片，則是由於台積電、三星和英特爾等晶圓代工主導。可是進入HBM4，其製造流程與前幾代不同，因為充當HBM晶片大腦的邏輯晶片必須交由晶圓代工公司而不是記憶體製造商生產。

簡單來說，這將引發了無晶圓廠（IC設計公司）、晶圓代工廠和記憶體半導體公司之間爭奪主導地位的鬥爭。也就是說，晶圓代工廠有機會進入該領域，並扮演關鍵性角色。這也是為什麼SK海力士和三星都紛紛來尋求與台積電合作的關鍵了。

HBM 基於高效能 3D 堆疊 SDRAM 架構。 HBM3 於 2022 年推出，能夠實現龐大的記憶體頻寬。四個 HBM3 堆疊透過運行速度為 6.4 Gb/s 的介面連接到處理器，可提供超過 3.2 TB/s 的頻寬。透過記憶體的 3D 堆疊，可以在極小的、節能的佔地面積內實現高頻寬和高容量。 HBM3 (HBM3E) 的擴展將每個 HBM3E 設備的資料速率提高到 9+ Gb/s，吞吐量提高到超過 1 TB/s。

HBM4 將使數據線數量增加一倍，達到 2,048 條，公佈的數據速率高達 6.4 Gb/s。這會將每個 HBM4 裝置的頻寬提高到 1.6 TB/s，因此具有 8 個 HBM4 裝置的 GPU 將實現超過 13 TB/s 的聚合記憶體頻寬。

其實，HBM技術涉及將DRAM核心晶片堆疊在充當基礎的邏輯晶片之上，並且零組件垂直互連。在HBM3之前，三星電子和SK 海力士等公司仍是製造HBM的所有組件的主導廠商，即使邏輯晶片也是由他們生產。然而，隨著HBM4的推出，邏輯晶片將由晶圓代工廠使用超精細製程生產，從而可以整合更強大的運算功能。為此，台積電也升級了名為 CoWoS 的先進封裝技術。

半導體產業認為，目前的封裝技術將GPU等邏輯半導體與HBM放在一起，未來幾年內將演變成一種更複雜的技術，即以三維垂直組裝方式將HBM堆疊在GPU之上。台積電的最新先進封裝技術藍圖，確保了主導地位。

雖然三星計劃提供從DRAM生產到邏輯晶片生產和先進封裝的turnkey服務。不過，三星發現無論是輝達或者是超微比較喜歡台積電生產的邏輯晶片，這逼得三星必須考慮使用台積電的技術來滿足客戶需求。

總之，HBM4打破了邏輯和記憶體半導體的界線，讓擁有先進製程和封裝技術的晶圓代工廠扮演舉足輕重的角色。（1034字；圖1）

參考資料：
Samsung Electronics, TSMC tie up for HBM4 AI Chip development. The Korea Economic Daily, 2024/09/05.
TSMC Readies Next-Gen HBM4 Base Dies, Build on 12nm and 5nm Nodes. AnandTech, 2024/05/16.
HBM4 Feeds Generative AI’s Hunger For More Memory Bandwidth. Semiconductor Engineering, 2024/09/12.

歡迎來粉絲團按讚！

--------------------------------------------------------------------------------------------------------------------------------------------