電路設計驗證系統專利訴訟Synopsys控告Mentor Graphics

2012年12月21日，總部設於美國加州的新思科技Synopsys, Inc.(以下稱Synopsys)於加州地方法院北區分院(District Court, Northern District of California)，指控明導國際Mentor Graphics Corp.(以下稱Mentor)的電路設計驗證系統侵害其專利權。

根據訴狀中所述，原告Synopsys認為被告Mentor在美國加州地方法院北區分院的管轄區域內，以製造、使用、販賣、販賣之要約(offered for sale)以及其他直接或間接提供產品與服務等行為進行侵權。依據28 U.S.C. §1391(b)及1400(b)加州地方法院北區分院具有管轄權。

本案的系爭專利有4件，編號分別為：US5,748,488(下稱488)、US5,530,841(下稱841)、US5,680,318(下稱318)以及US6,836,420(下稱420)。其中，488、841及318為同一母案之延續案，專利權均由發明人直接讓渡給原告Synopsys，而318是4件系爭專利中獲證日最新的，經過四次轉讓給Synopsys獲得專利權。

US5,748,488：“Method for generating a logic circuit from a hardware independent user description using assignment conditions”(從硬體獨立使用者描述中使用指派條件產生邏輯電路之方法)，1995年6月7日提出申請，1998年5月5日獲證，包括14項 claims (2項獨立項)。

US5,530,841：“Method for converting a hardware independent user description of a logic circuit into hardware components” (將邏輯電路之硬體獨立使用者描述轉換為硬體元件之方法)，1995年6月6日提出申請，1996年6月25日獲證，包括8項 claims (1項獨立項)。

US5,680,318：“Synthesizer for generating a logic network using a hardware independent description” (使用硬體獨立描述產生邏輯網路之合成器)，1995年6月6日提出申請，1997年10月21日獲證，包括50項 claims (2項獨立項)。

US6,836,420：“Method and apparatus for resetable memory and design approach for same” (可重設記憶體之方法及裝置及其設計方法)，2002年3月4日提出申請，2004年12月28日獲證，包括20項 claims (2項獨立項)。

根據訴狀所述，原告Synopsys認為被告Mentor所生產的Veloce系列電路設計驗證系統及服務(以下稱被控產品)侵害其專利權。被控產品的主要功能為模擬邏輯電路設計中的階段步驟，在設計初期進行預估與調整，以加速生產及降低成本。

根據訴狀，原告Synopsys請求加州地方法院北區分院判決被告Mentor侵害4件系爭專利，包括直接與間接侵權，並請求法院判決被告的員工及代理商等關係人必須停止侵權行為，並且依35 U.S.C. §285請求法院判決被告進行損害賠償。

據本網站調查，原告Synopsys及被告Mentor互有多起專利訴訟，如2012年9月27日Synopsys指控Mentor專利無效之訴，兩者之間的專利戰正方興未艾。(817字；表1)

表一、專利訴訟案件基本資料：Synopsys, Inc.控告Mentor Graphics Corp.專利侵權

訴訟名稱	Synopsys, Inc. v. Mentor Graphics Corp.
提告日期	2012年12月21日
原告	Synopsys, Inc.
被告	Mentor Graphics Corp.
案號	4:12-cv-06467
訴訟法院	District Court, Northern District of California
爭議專利	US5,748,488 US5,530,841 US5,680,318 US6,836,420
系爭產品	Veloce family
訴狀下載

Source：科技政策研究與資訊中心—科技產業資訊室整理，2013/01