AMD全面採用chiplet小晶片技術而獲得了技術優勢
科技產業資訊室 (iKnow) - May 發表於 2020年2月27日
圖、AMD全面採用chiplet小晶片技術而獲得了技術優勢
小晶片技術(Chiplet)被視為延緩半導體摩爾定律的解方。當摩爾定律趨向3奈米、1奈米的物理極限之際，chiplet成為後摩爾定律時代的新機會，小晶片技術可能帶給從上游IC設計、EDA Tools、製造、先進封測等各個產業鏈環節顛覆式的改變。目前，已有很多公司創建了自己的chiplet生態系統，包括Marvell的MoChi、英特爾的EMIB以及新創公司zGlue提供的產品。
所謂Chiplet小晶片技術將一個晶片組成的處理器劃分為多個晶片，例如分別是：數據存儲、計算、信號處理、數據流管理等功能，然後再將它們連接在一起形成一個「小晶片」的晶片網絡。也就是說，未來的電腦系統結構，可能只包含一個CPU晶片和幾個GPU，而這些GPU都連接到這些Chiplet晶片上，形成晶片網絡。換言之，未來計算機的系統結構，可能不是由單獨封裝的晶片製造的，而是由IC製造在一塊較大的矽片上並產生互連而成晶片網絡。
從今年ISSCC 2020研討會議上，可以發現許多半導體研究集中在小晶片技術上，該技術可以克服微處理的許多限制，包括晶片架構設計和封裝技術將在未來獲得新發展。尤其，AMD建構自己的chiplet生態系統，生產了Ryzen和Epyc x86處理器。AMD自2019年以來投入Zen2 CPU內核和小技術生產。Zen2技術首次引入7nm製程製造，這項創新使性能比以前製程提高了15％，與原始電路的10軌單元庫相比，Zen2使用了6軌單元庫，這是很大變化在減少邏輯半導體設計中的單元庫軌道數量，是最大難度的成就。
AMD從2019年起全面採用小晶片技術而獲得了技術優勢，也就是Zen2體系結構中採用的小晶片技術稱為Core Complex Die（CCD），使用7nm製程製造與CPU內核相對應的CCD，並以14nm製造外圍管芯。Chiplet這種方法降低了製造晶片所支援的零組件生產成本，而不僅僅針對7nm支援的零組件。AMD通過將管芯與一種稱為Infinity Fabric On-Package（IFOP）的技術連接來解決管芯到管芯連接的性能損失。
AMD 的 Zen2 架構處理器，在原來 MCM（Multi-Chip Module）多晶片模組設計再進一步，改用 chiplets 小晶片設計。簡單來說就是將 CPU 核心與 I/O 核心分離，分別使用不同的製程技術，CPU使用的是台積電 7 奈米製程技術，I/O是格芯 14 / 12 奈米。
根據 AMD 在ISSCC公布成本分析，對比7奈米 Zen2 在不同核心配置下的成本狀況。在桌上型處理器的部分，如果將 16 核心 32 執行序的 Ryzen 3 代做為 100% 標準，那麼採用原生核心的 16 核心處理器的成本將超過 2，也就是至少是兩倍的成本。而如果是 EPYC 伺服器處理器，則核心數越多，成本優勢就越明顯。其中以 64 核心的 7 奈米製程 Ryzen 為標準，則 48 核心的成本就是 0.9，而原生 48 核設計的成本至少是 1.9，也就是同樣幾乎為兩倍的成本。
小晶片技術的主要用於邏輯晶片製程轉移放緩下來，降低每一次製程縮減所需要的成本和開發時間。它僅在最新製程中引入必要的零組件，而在舊式製程製造時對不必要的零件則藉由小晶片技術進行連接，從而實現高效能。由此可見，展望未來，在架構設計、後端和封裝流程的重要性，將比前端流程的開發更為重要。(778字；圖1)
參考資料：
ISSCC 2020官網。
AMD 關鍵技術助攻，用核心數越高性價比越高狙擊競爭對手。科技新報，2020/2/25。
相關文章：
1. AMD之ROME絕地大反攻，受惠於TSMC助攻並取得微軟、谷歌與Twitter訂單
2. 英特爾再度面對CPU短缺及AMD搶單壓力
3. CES 2019報導：四大晶片廠搶商機
4. Intel推出新晶片封裝技術：Co-EMIB、ODI、MDIO
5. 三星大力進軍邏輯晶片，可能的機會與挑戰
--------------------------------------------------------------------------------------------------------------------------------------------
【聲明】
1.科技產業資訊室刊載此文不代表同意其說法或描述，僅為提供更多訊息，也不構成任何投資建議。
2.著作權所有，非經本網站書面授權同意不得將本文以任何形式修改、複製、儲存、傳播或轉載，本中心保留一切法律追訴權利。
|