根據Intel研究人員在加州聖他克拉拉總部的一次內部聚會，在可見的未來、摩耳定律仍將規範晶片的發展，但晶片無論是在設計原理或製作材料的使用上均將面臨重大的變革。對Intel來說，矽基電晶體的淘汰已不是選擇性的問題、而僅是時程上的問題了。
依據Intel技術策略處長Paolo Gargini的敘述，到2010年將會有更明確、能取代CMOS電晶體(互補式金屬氧化半導體)的構想出現。預計在2014年，晶片的電晶體結構將由奈米碳管或奈米矽導線構成。到2020年，電晶體結構將有更徹底的轉變。
|
|
| Source : 2003 International Technology Roadmap for Semiconductors |
在1960年代，Intel創始人之一的Gordon Moore宣稱，“每兩年在相同大小的晶片上，電晶體的數量將呈倍數成長”，這就是
”摩耳定律”。晶片不斷的以縮小電晶體的大小、來增加晶片上電晶體的密度，以提升晶片的功能。縮小電晶體的體積，即因縮小了電子的傳遞距離，而提升了晶片
的功能。電晶體數量的增加，使晶片設計者能使晶片整合進更多的功能。
從2000年開始，摩耳定律有減緩的跡象，為突破此一瓶頸而採取了Paolo Gargini所謂的“等效縮小”時代，同時以縮小電晶體的體積、及引進新科技等兩種方式來提升晶片的功效。
Intel預期在2007年將使用45奈米的製程來製作晶片，且電晶體的閘極將由金屬材料取代目前的矽材，而
”閘極氧化層”一用於控制電晶體內部電子流的絕緣層，亦將以他種材料取代傳統所採用的二氧化矽薄層。此一新的”閘極氧化層”其厚度雖然增加一倍，但功能卻
如同更薄的二氧化矽薄層一般，能提昇電晶體的功能；且此一尚未宣佈材料的絕緣層，能更進一步地降低電子的滲漏。這些變革將使製程技術在2011年或
2012年精進至22奈米製程。
到了2015年晶片設計將進入“技術整合”年代，屆時晶片製造商將以碳奈米管或碳奈米線來製作電晶體的閘極。矽底材仍將是構築這些電晶體的底材，這些具有CMOS電晶體外觀的電晶體，其構成元件及製程均將極為不同。
奈米技術創意
奈米碳管能在未來的晶片中擔任許多不同的應用，某些形態的奈米碳
管可在電晶體中取代矽來控制電子流；稍為略有不同的奈米碳管可取代銅線用來聯接電晶體。當然，碳原子本身不可能一方面如銅一般、是導體，一方面又如矽一
般、是半導體，而是碳原子間因鍵結的方式不同，而產生不同的特性，這就是奈米技術的創意。
奈米碳管也具備導熱功能，可用來排除電腦元件所產生的熱量。於電晶體中應用奈米碳管的技術，將在2012年或2015年間成熟；但用於電腦元件的導熱，則可較早進入應用階段。
由實驗證實，奈米碳管和碳奈米線所構成之電晶體，若於相同的功率消耗下，其性能較傳統電晶體的性能高三倍。Intel、NEC等公司，均採直接在晶圓上成長奈米碳管的方法，進行製程的研發實驗。此一製程需操作於攝氏900度環境下、需使用微米級鐵珠當催化劑、並浸浴在一氧化碳與氫氣中。其他奈米碳管電晶體之製作實驗，則是在另一反應室中先行完成奈米碳管的製作，再將奈米碳管置入矽晶圓中。
Intel同時也在進行砷化鎵與其他III-V族通訊晶片的製造實驗，這些晶片很難大規模的製作，Intel希望能持續以矽晶圓為底材，於其上製作III-V族層狀材料。
Intel預計將在2020年停產CMOS電晶體，所生產的新式電晶體則將僅由數個原子組成，將不可能再進一步縮小其體積。
自旋電子理論將為新式的極簡化的電晶體提供理論基礎，將運用電子的自旋方向來定義0與1兩種信號。另一方法是利用具有“相態改變”能力之元件，以元件中材料的相態來區分資料的0與1，能以百萬分之一秒的速率進行融化與再結晶的材料，即為可應用之材料。光學技術亦可能被整合進晶片產品中。
Intel已提供經費供學術機構進行前述構想之研究，如加州大學聖塔芭芭拉校區、喬治亞理工學院、耶魯大學等。
雖然此一新式晶片與材料的發展難度甚高，但奈米技術將使此一發展變為可能，各國政府亦因此而大幅加碼晶片技術的研發；全球政府於奈米技術領域的研發經費投入，1997年有5億，2003年增加到35億。
Gargini表示，美國已有20年未投資基礎科學的研究，目前對奈米技術的投資情況，就如同聖誕老人進了城大送禮物一樣，基礎科學的研究經費，十分充裕。
--------------------------------------------------------------------------------------------------------------------------------------------