IBM發表2奈米晶圓製造技術 預計2024年投產
科技產業資訊室 (iKnow) - May 發表於 2021年5月7日
圖、IBM發表2奈米晶圓製造技術
資料來源：IBM Research，2021/5
2021年5月6日，IBM公佈了2奈米半導體設計和製程，採用GAA（全環繞柵極晶體管）架構，其宣稱2nm與當今最先進的7 nm節點晶片相比，預計將提高45％的性能及降低75％的能耗；對筆電、自駕車可能帶來更高的運算力，其他受惠應用包括：資料中心、太空探索、人工智慧、5G、6G及量子運算。
IBM Research副總裁Mukesh Khare表示，2nm晶圓代工技術的投產目標時間是2024年末。IBM Research重點介紹了以下關鍵技術推動因素：
- 底部電介質隔離–減少了將柵極長度擴展至12nm所需的洩漏電流。
- 第二代內部墊片乾燥製程可實現精確的澆口控制。
- 前端啟用了極紫外（EUV）微影技術，可產生從15nm到70nm的可變奈米片寬度。
- 新穎的Multi-Vt方案–為從低功耗行動手機到HPC伺服器晶片的應用程序，實現閾值電壓控制。
IBM的2 nm晶片的潛在優勢可能包括：
- 手機電池壽命增加三倍，僅要求用戶每四天為設備充電一次。
- 減少數據中心的碳足跡約占全球能源使用量1%，也就是將其所有伺服器改以基於2 nm的處理器，可能會大大減少能源使用量。
- 加速處理筆記型電腦的功能，從App應用程式到語言翻譯，可以更快地連結上網。
- 有助於自動駕駛汽車對物體檢測和反應時間更快。
IBM Research表示，自2015年宣布7nm節點以來，就一直在使用EUV，2nm技術的所有關鍵層都將使用單曝光EUV，在減少週期時間和減少缺陷方面都將具有顯著的效益。如圖所示，奈米節點的晶體管具有三層奈米片，每片的寬度約為40nm，高度約為5nm。間距為〜44nm，柵極長度為〜12nm。
由於，晶片由2D平面轉向3D發展，所謂的「幾奈米」已失去真正意義，最多僅是一種「換代」的概念罷了。IBM號稱其2 nm晶片有500億個電晶體，或許是個亮點且比較有意義的比較基準點。IBM 的2奈米製程號稱在150mm²(每平方公厘)面積中塞入500億個電晶體，平均每平方公厘是3.3億個；而台積電和三星的7奈米製程大約是9,000 萬個電晶體左右，三星 5LPE為1.3億個電晶體，而台積電的5奈米則有1.7億個電晶體。
半導體晶圓製造是高資金及高技術的高門檻行業，IBM在先進半導體製程技術研發，必須找到願意買單的合作夥伴，否則很難支撐其後續研發投入。所以，IBM強調其合作夥伴生態系統，包括新加入的研發合作夥伴英特爾以及三星（正在製造IBM即將推出的7nm Power10晶片）。也就是，IBM六年前發布7nm製程技術，找到新買家英特爾以及三星，他們首次的商業產品用於Power10中，預定於今年(2021)底前首次亮相。而這次剛發表2nm，預計2024年底投產。
隨著IBM驗證2奈米採用GAA的可行性，台積電預計2奈米製程改採GAA也將加速開發與量產進度。其實，台積電3奈米製程仍將持續採用鰭式場效電晶體（FinFET）架構，預計2奈米才會改採GAA架構。(720字；圖1)
參考資料：
IBM Unveils World's First 2 Nanometer Chip Technology, Opening a New Frontier for Semiconductors. IBM, 2021/5/6.
IBM Research Debuts 2nm Test Chip with 50 Billion Transistors. HPC Wire, 2021/5/6.
IBM 打造了世界首個「2nm 製程」晶片。Yahoo新聞，2021/5/6。
相關文章：
1. IBM預計2023年開發出1000量子位元處理器，成為商業化起點
2. IBM開發新處理器 結合運算和記憶體於單一晶片
3. IBM的STT-MRAM技術已經接近突破點，離成功不遠了
4. 台積電2奈米將採用哪種技術？
5. 台積電2020技術論壇：揭露先進製程最新時程表、2奈米將落腳新竹廠
6. 2021年3奈米製程開發加劇晶圓代工投資競賽
--------------------------------------------------------------------------------------------------------------------------------------------
【聲明】
1.科技產業資訊室刊載此文不代表同意其說法或描述，僅為提供更多訊息，也不構成任何投資建議。
2.著作權所有，非經本網站書面授權同意不得將本文以任何形式修改、複製、儲存、傳播或轉載，本中心保留一切法律追訴權利。
|